11
VHDL или Verilog? [закрыто]
VHDL и Verilog - это HDL дня. Каковы преимущества того, кто вообще не имеет опыта работы с ЛПВП?
Verilog - это язык описания аппаратных средств (HDL), используемый для моделирования электронных систем. Он чаще всего используется при разработке, проверке и реализации цифровых логических чипов. Пожалуйста, также пометьте [fpga], [asic] или [validation], если применимо. Ответы на многие вопросы Verilog являются целевыми.