2
Вся цифровая фазовая петля
Я рассчитываю реализовать фазовую синхронизацию в FPGA без использования каких-либо внешних компонентов (кроме АЦП). Для простоты достаточно привязки к простому двоичному импульсу. Частота сигналов составляет ~ 0,1-1% от тактовой частоты. Я не могу использовать встроенные часы PLL, потому что они обычно: Не настраивается (устанавливается во время синтеза). Дрожит. Не поддерживайте …