При написании Verilog я использую различные «линтеры», которые выдают ошибки и предупреждения. Это мой симулятор (ModelSim), мой компилятор (Quartus II) вместе с линтером (Verilator). Вместе у меня есть хорошее покрытие для распространенных ошибок, таких как несоответствие размеров автобусов и предполагаемые защелки.
К сожалению, ни один из трех инструментов не обнаруживает регистры, которые не сбрасываются. Чтобы понять, что я имею в виду, подумайте о следующем.
reg a;
reg b;
always @(posedge clk_i or posedge rst_i) begin
if(rst_i) begin
a <= 1'b0; // Reset a
// Ooops, forgot to reset b
end else begin
// Do stuff with a and b
end
endКак мне сделать так, чтобы мои инструменты автоматически определяли регистры, которые не сбрасываются?
2
«регистры, которые не сбрасываются», не обязательно являются плохой вещью (по крайней мере, в кремниевой конструкции), поэтому они могут не являться предупреждениями в инструментах с линтами. В общем случае вы хотите сбросить только те регистры, которые должны быть сброшены, поскольку добавление сброса в триггеры увеличивает их площадь и нагрузку в сети сброса. Если у вас есть 256-битная шина данных и однобитный «действительный» сигнал, нет необходимости сбрасывать данные, если вы сбрасываете действительный.
—
Тим
Synplicity (инструмент синтеза) дает предупреждения о таких вещах. Раздражает, потому что они часто являются преднамеренными ... но могут помочь в вашей ситуации (предполагая, что Synplicity делает Verilog, я никогда не пробовал)
—
Брайан Драммонд
В вопросе говорится, что используются различные линтеры, ModelSim, Quartus II и Verilator. Эти инструменты имеют ограниченные возможности линтинга, и типы проблем, которые они проверяют, довольно узки.
—
Travisbartley