Электротехника verilog

2

В чем разница между >>и >>>в verilog / системном verilog? Я знаю, что ==тесты только для 1 и 0, в то время как ===тесты для 1, 0, X, Z. Так как это похоже на оператор сдвига?

8 verilog system-verilog data-operator

3

Почему задержки не могут быть синтезированы в Verilog?

Я всегда читал, что задержки, объявленные в коде RTL, никогда не могут быть синтезированы. Они предназначены только для целей моделирования, и современные инструменты синтеза будут просто игнорировать объявления задержек в коде. Например: x = #10 y;будет рассматриваться как x = y;инструмент синтеза. По каким причинам объявления о задержках на любом …

8 verilog vlsi system-verilog asic

4

Определить регистры, которые не сбрасываются

При написании Verilog я использую различные «линтеры», которые выдают ошибки и предупреждения. Это мой симулятор (ModelSim), мой компилятор (Quartus II) вместе с линтером (Verilator). Вместе у меня есть хорошее покрытие для распространенных ошибок, таких как несоответствие размеров автобусов и предполагаемые защелки. К сожалению, ни один из трех инструментов не обнаруживает …

8 fpga verilog

2

Почему этот Verilog использует 30 макроэлементов и сотни продуктов?

У меня есть проект, который потребляет 34 макроэлемента Xilinx Coolrunner II. Я заметил, что у меня была ошибка, и отследил ее до этого: assign rlever = RL[0] ? 3'b000 : RL[1] ? 3'b001 : RL[2] ? 3'b010 : RL[3] ? 3'b011 : RL[4] ? 3'b100 : RL[5] ? 3'b101 : …

8 verilog xilinx programmable-logic

3

Как Verilog «всегда» операторы реализуются на аппаратном уровне?

alwaysЗаявление Verilog , а именно always @(/* condition */) /* block of code */ выполняет block of codeвсякий раз, когда conditionвыполняется. Как такой alwaysблок реализован аппаратно?

8 verilog

1

Verilog - Соединение нескольких аппаратных экземпляров вместе

Я очень новичок в Verilog и реализации цифрового оборудования. Я хочу создать несколько экземпляров аппаратного блока, разместить их рядом, а затем соединить их вместе (т. Е. Выход одного блока является входом следующего блока). Что усложняет, так это то, что я хочу создать двухмерный массив, похожий на массив этих аппаратных экземпляров. …

digital-logic verilog

Вопросы с тегом «verilog»