SR Latch (Flip Flop) начало входов?

Хорошо, это, вероятно, основной вопрос, но я понимаю, как работают защелки SR, за исключением одной вещи.

На входах R и S вы можете сделать их 0 или 1 ..... но как насчет входных линий рядом с ними (которые зависят от выхода R или вентиля или S или вентиля) ...... чем занимаются те "Старт".

Я предполагаю, что это ноль ..... но с самым первым тактовым сигналом (To R или S) .... он еще не получил выходную линию от другого ИЛИ вентиля ... так как он может получить первый вывод.

Например, давайте притворимся, что первый тактовый сигнал имеет вид R = 1 и S = 0 .... как насчет входной линии R или вентилей рядом с ним (которая зависит от выхода вентилей S OR) ..... как это можно получить по первому «входному» сигналу. Это меня смущает?

Мы просто предполагаем, что это ноль или что?

редактировать: так как вопрос сбивает с толку, строка ввода ВПРАВО под R (они оба идут в верхние ИЛИ ворота, я говорю о том, что прямо под ним). Поскольку он зависит от выхода S .... если это первый сигнал "Clock" ... на что он будет установлен? Нуль? Поскольку очевидно, что он должен ждать вывода S, прежде чем он может быть фактически установлен на что-либо ... но первоначально, что это считается.

введите описание изображения здесь

digital-logic flipflop latch

Ответы:

Они начинаются с неопределенного значения, то есть они могут быть установлены на любой.

Когда вы включаете питание, предполагая реальную защелку без входных сигналов, оба затвора захотят вывести высокий уровень. Однако из - за отсутствия двух ворот , находящихся в точности те же (и других реальных эффектов), один будет «выиграть» гонку , чтобы принести это высокий выход первого, и установить выход другие к минимуму. Одни и те же ворота могут выиграть не каждый раз, поэтому вы не можете предсказать состояние при включении.

Эта диаграмма (из второй ссылки ниже) помогает визуализировать вещи:

Метастабильное состояние

Для дальнейшего чтения об этом и метастабильности, смотрите эти ссылки:

Защелки Wikibooks SR и FFs
Wiki
Метастабильность Документ метастабильности

— Оли Глейзер
источник

Я думаю, что мой вопрос мог быть неправильно понят. Я не говорю о R или S, я говорю о строке ввода рядом с ним. Как и логический элемент ИЛИ, к которому присоединен R, линия прямо под ним ... вход зависит от выхода логического элемента ИЛИ ИЛИ S тоже подключен ... если это первый сигнал, то какая вторая строка (ниже R) рассматривается? или, может быть, я запутался в вашем ответе: P

Да, я понял - я имею в виду также выходы / вторые входы каждого входа. Если вы предполагаете, что они не были подключены, то при включении питания оба выхода будут иметь высокий уровень (при условии, что значения R и S низкие). Однако, если они подключены, то оба выхода одновременно являются высокими. Таким образом, нужно «попасть туда первым», но мы не знаем, какой это будет, поэтому мы считаем, что состояние защелки (то есть любой из этих других входов) будет неопределенным при включении питания.

— Оли Глейзер

@Sauron - я добавил несколько ссылок, которые стоит прочитать.

— Оли Глейзер

Строки рядом с входами являются выходами через канал обратной связи. Если вы не можете гарантировать выходное состояние, вы также не можете гарантировать это.

— Скотт Сейдман

Ok Быстрый вопрос тогда ..... Может ли сигнал по-прежнему проходить через логический элемент ИЛИ без подключения другого. (Например, может ли напряжение по-прежнему проходить через линию R, если значение ниже R еще не было достигнуто?), И вы сказали, что они автоматически выведут на Высокий, предполагая, что S и R низкие) Почему это?

В том-то и дело с устройствами памяти, как триггеры - их нужно инициализировать. Вы не можете ничего предположить о состоянии запуска. Если это важно для функциональности вашей схемы, ваша подпрограмма должна включать один из входов, чтобы гарантировать известное состояние.

— Скотт Сейдман
источник