Почему для старой логики PMOS / NMOS требовалось несколько напряжений?

26

Почему для старой логики PMOS / NMOS требовалось несколько напряжений, таких как +5, -5 и +12 вольт? Например, старые процессоры Intel 8080, старые DRAM и т. Д.

Меня интересуют причины на физическом уровне / уровне макета. Какова была цель этих дополнительных напряжений?

_{Да, этот вопрос касается материала, который использовался 35 лет назад.}

— BarsMonster
источник

13

8080 использовал технологию только nMOS (без CMOS = pMOS и nNMOS). Когда вы используете только устройства nMOS (или pMOS), у вас есть несколько вариантов построения ячейки логического инвертора (см. Главу 6.6 в этом документе , мой ответ сильно зависит от этого источника):

Транзистор nMOS и подтягивающий резистор. Просто, но не очень хорошо для IC, потому что резистор будет занимать много места на кремнии.
Транзистор nMOS и второй насыщенный транзистор nMOS вместо подтягивающего резистора. Неплохо, но выходное напряжение высокого уровня останется на одно пороговое напряжение V _GS, ниже напряжения питания. (Примечание: V _{GS, th} - это напряжение между затвором полевого транзистора и источником, который просто включит полевой транзистор.)
Транзистор nMOS и второй ненасыщенный (= линейный) транзистор вместо подтягивающего резистора. Выходное напряжение высокого уровня будет колебаться вплоть до V _DD , но это происходит за счет дополнительных затрат на дополнительное напряжение V _GG с V _GG > V _DD + V _{GS, тыс} . Это причина для шины +12 В.
Транзистор nMOS со вторым транзистором n-типа в режиме обеднения вместо резистора нагрузки. Никакой дополнительной шины питания не требуется, но технология более сложна, потому что на одном чипе необходимо сделать два транзистора с разными легированием.

Похоже, что 8080 использует вариант № 3.

Причиной отрицательной шины (-5 В) может быть смещение, необходимое для конфигурации каскадного кода. Это увеличило бы скорость переключения за счет дополнительной шины питания. Здесь я могу только догадываться, потому что я не нашел источников, говорящих мне, что 8080 действительно использует каскадные каскады. Покрытие Cascode было бы другой историей; эта конфигурация используется для линейных усилителей, логических переключателей, преобразователей уровня или переключателей питания .

— zebonaut
источник

на одно пороговое напряжение ниже напряжения питания - один какой? Сколько стоит одно «пороговое напряжение»?

— Кевин Вермеер

@KevinVermeer: если минимальное значение V (GS), требуемое для проведения NFET, скажем, равно 2 вольтам, а самое высокое доступное напряжение затвора составляло 5 вольт, то ток источника на выходе уменьшится до нуля, когда выходное напряжение повысится до 3 вольт (5V-2V).

— суперкат

Понятно ... Теперь это имеет больше смысла ... Но что такое конфигурация каскада? Кроме того, может быть -5В должно быть подключено к массе, чтобы помочь с загрязнением натрия (= подвижной ионной)?

— BarsMonster

Мои предположения об отрицательном (-5 В) напряжении действительно очень расплывчаты, и я точно не знаю, использует ли 8080 переключатели cascode или смещена ли подложка. Что еще хуже, так это то, что поиск «отрицательного предложения» и 8080 или логики вызывает много обращений, где термин «отрицательный» используется для общего или наземного. Это не совсем так, но это не поможет в этом деле.

— зебонавт

13

Вот пример схемы ворот NMOS NAND в «режиме истощения», которую я нашел в (немецкой) Википедии:

NMOS NAND Gate - изображение общественного достояния пользователя Bikzl из Википедии

Верхний транзистор используется в режиме обеднения, чтобы обеспечить нагрузку, приближающуюся к источнику тока и уравновешивающую время нарастания и спада. Из-за более высоких пороговых напряжений ранней технологии MOS может потребоваться питание 12 В для обеспечения надлежащего смещения для затвора нагрузочного резистора. Источник -5 В мог бы использоваться для смещения задних ворот (или узлов подложки) всех полевых транзисторов, чтобы привести их в требуемый режим работы.

Я делаю это вики-ответом, потому что кое-что из того, что я сказал, это предположение, а не жесткие факты, и я уверен, что кто-то здесь может улучшить или исправить меня.

— The Photon
источник

Что бы это ни стоило, видеочип Atari 2600 работает в основном от +5, но имеет один вход, который приводится в действие с подключенным к источнику 9V потенциометром. Этот вход управляет затягиванием режимов улучшения в последовательности из 30 инверторов, среднее время распространения которых должно составлять примерно 10 нс (я думаю, довольно быстро по сегодняшним стандартам; никакой другой сигнал не должен распространяться где-либо поблизости от этого количества). ворота во время тактового цикла).

— суперкат

Еще один комментарий относительно подтягивающих режимов: идеальным практическим подтягивающим устройством в логике NMOS был бы источник постоянного тока, пропускная способность которого не падала при увеличении выходного напряжения. К сожалению, если напряжение полевого транзистора составляет пять вольт, VGS упадет вдвое к тому времени, когда источник достигнет 2,5 вольт. Напротив, если напряжение на затворе составляет 12 вольт, выходной сигнал может достигать 4 вольт, тогда как VGS все еще на 2/3 меньше, чем на выходе на земле.

— суперкат

4

Я разработал для 12 Вольт технологии NMOS несколько лет назад. Он использует насыщенные n-канальные транзисторы для подтягивания. Как описано предыдущим участником (пункт 2 списка в этом ответе ), это ограничивает выходное напряжение на один Вт ниже, чем VDD. Питание 5 Вольт используется для взаимодействия с TTL. Питание -5 В используется для смещения субстрата и доведения Vt до полезного значения. Без напряжения смещения Vt составляет около 0 В.

— eltelioni
источник

+1, я не думал об этой точной причине использования + 12 В (для внутренней логики) и + 5 (для сопряжения внутренних уровней + 12 В H для очистки + 5 В уровней TTL H).

— зебонавт

Вы знаете, почему Vt был таким низким без предвзятости? Это из-за проблем загрязнения? (Щелочные металлы и тому подобное)

— BarsMonster,

3

Короткий ответ: вам нужно изучить схему схемы подходящего устройства, чтобы увидеть конструкцию, и из этого вы можете понять, почему.

Мне кажется, что дизайн требует взаимодействия с 5v TTL, но само устройство не будет работать при этом напряжении, для того, чтобы точно понять, как оно работает, требуется подходящий пример для изучения.

Это легче сказать, чем сделать, так как я могу найти очень мало деталей в Интернете.

То, что я действительно нашел, было обширной информацией о 8008, которая предшествует 8080 на пару лет, эта информация включает в себя ... частичную схему, которую вы можете найти здесь.

http://www.8008chron.com/Intel_MSC-8_April_1975.pdf

Посмотрите вокруг страницы 29 и 30 (это номера страниц pdf, а не руководства, отсканированного вручную) и даже страницу 5, если вы хотите увидеть, как она сконструирована физически.

Вы можете найти больше информации здесь.

http://www.8008chron.com/intellecMDS_schematic.pdf

Я не ожидаю награды за это, так как я не ответил прямо на вопрос, но я надеюсь, что он укажет вам правильный путь.

— Энди Х
источник