Кажется, что мир решил, что std_logic
(и std_logic_vector
) - это способ представления битов в VHDL по умолчанию. Альтернатива будет std_ulogic
, которая не решена.
Это удивляет меня, потому что обычно вы не описываете шину , поэтому вам не нужны несколько драйверов и вам не нужно разрешать сигнал. Преимущество std_ulogic
заключается в том, что компилятор предупреждает вас заранее, если у вас несколько драйверов.
Вопрос: это просто культурно-историческая вещь, или все еще есть технические причины использовать std_logic?