Почему два НЕ ворот в серии?

Недавно я просматривал таблицы данных для микросхемы 74HC139 , чтобы выяснить, подходит ли она для моего проекта, и натолкнулся на следующую логическую схему, которая кажется мне несколько странной:

^{смоделировать эту схему - схема, созданная с использованием CircuitLab}

Для каждого из входов Yn есть два вентиля NOT после логического элемента NAND с тройным входом; Я не понимаю, почему это необходимо, поскольку простая логическая логика говорит нам:

Поэтому я предполагаю, что есть какая-то электронная причина, почему перед выходом есть два инвертора? До этого я не слышал, чтобы врата назывались Инвертирующими буферами, и они якобы изолируют схему до и после, однако я не могу утверждать, что понимаю ее использование, поэтому я был бы признателен за любое просветление!

Возможные причины:

1. Балансировки нагрузки
   • Водитель А имеет неизвестное количество разветвления для вождения. Разветвление внутри цепи и паразитное воздействие, которое оно вызывает, можно рассчитать для конкретных цепей, но мы не знаем других цепей, которые подключены к драйверу. По сути, инверторы используются в качестве буферного эквивалента. и помочь справиться с паразитами.
2. Сроки и общий ток
   • Чтобы уменьшить задержку перехода, преобразователи второго состояния могут быть рассчитаны для более быстрого переключателя перехода. Это приводит к тому, что входной вентиль NAND обновляется почти одновременно. При меньшем периодическом изменении входных сигналов можно экономить электроэнергию и уменьшать сбои перехода.
3. Усиление сигнала и мощность
   • Допустим, VDD = 1,2 В, но вход 0,9 В. Вход по-прежнему логический 1, но считается слабым, что вызывает более медленное переключение и сжигает больше энергии. Первые инверторы могут быть рассчитаны таким образом, чтобы лучше обрабатывать переходы, что делает напряжение более предсказуемым для остальной части конструкции.
   • Существует также возможность изменения в области напряжения. В этом случае инверторы в первом состоянии могут действовать как понижение, например, от области входа 5 В до области 2 В.
4. Любая комбинация вышеперечисленного

Время, необходимое для переключения затвора, зависит от величины емкостной нагрузки, которую он должен управлять, размера транзисторов и количества последовательных транзисторов. Инвертор состоит из одного NFET (N-канальный полевой транзистор) и одного PFET (P-канальный FET); вентиль NAND с тремя входами имеет три PFET параллельно и три NFET последовательно. Чтобы шлюз NAND с 3 входами мог переключать выходной сигнал на низком уровне так же быстро, как и инвертор, каждый из трех NFET должен быть в три раза больше, чем одиночный NFET инвертора.

Для небольшого чипа, такого как этот, единственными транзисторами, которые должны управлять любой значительной нагрузкой, являются те, которые связаны с выходными контактами. При использовании четырех выходов, управляемых инверторами, потребуется четыре больших PFET и четыре больших NFET, а также несколько маленьких. Если назначить NFET области «1», PFET, вероятно, будет иметь область около 1,5 (материал P-канала работает не так хорошо, как N-канал), для общей площади около 10. Если выходы управлялись непосредственно затворами NAND, было бы необходимо использовать двенадцать больших PFET (общая площадь 18) и двенадцать огромных NFET (общая площадь 36, на общую площадь около 54. Добавление 20 маленьких NFET и 20 маленьких PFET [12 каждый) для NAND и 8 для каждого инвертора] схема сократит площадь, потребляемую большими транзисторами, на 44 единицы - более чем на 80%!

Хотя в некоторых случаях выходной вывод будет возбуждаться непосредственно «логическим затвором», отличным от инвертора, возбуждение выходов таким способом значительно увеличивает площадь, требуемую для выходных транзисторов; Как правило, это имеет смысл только в тех случаях, когда, например, устройство имеет два входа источника питания, и оно должно обеспечивать низкую выходную мощность, даже когда работает только один источник питания.

Если логический элемент NAND выполнен очевидным образом (три параллельных транзистора для GND и три последовательных транзистора для Vdd), тогда он будет иметь низкую способность источника, переходы не будут резкими, а время задержки будет зависеть от емкости нагрузки. Добавление буфера (или двух для восстановления логики) устраняет все эти проблемы.

Вот то, что типичный небуферизованный инвертор (схема, как это) ...

..трансферная функция (вывод против ввода, показанного в строке (1)) выглядит следующим образом:

С буфером линия (1) будет намного ближе к квадратной форме. (вторая линия - это ток, который рисуется).

Это глупо, если вы просто пытаетесь передать логику чипа. Вероятно, это так, потому что внутри есть несколько этапов буферизации. Внутренние ворота, вероятно, очень малы с небольшими возможностями привода. Сигналы, которые выходят наружу, должны проходить через буфер, который может генерировать и поглощать гораздо больше тока. Каким-то образом эта деталь реализации, похоже, превратилась в логическое описание, где она не принадлежит. Логика была бы такой же, если бы два последовательно соединенных преобразователя были заменены проводом. Затем должна быть общая скорость и текущая характеристика привода для выходов. С таким же успехом вы можете представить более медленные и более мощные ворота NAND.

Хотя это может показаться бессмысленным, но оно имеет практическое применение. Это усилит слабый выходной сигнал. Уровень остается неизменным, но при необходимости можно использовать полный ток источника или возможности затухания конечного инвертора для управления сопротивлением нагрузки.

В прошлом такая договоренность использовалась с задержкой.