Байт адресуемой памяти и ISA [закрыто]

Я пытаюсь прояснить некоторую путаницу в отношении архитектуры набора команд и того, как осуществляется доступ к памяти. По сути, я знаю, что в адресной памяти байтов данные хранятся побайтово или в порядке байтов. Теперь, если у нас есть 32-битный процессор, это означает, что мы можем использовать 32-битные регистры; Шины данных передают 4 байта данных за раз в каждом такте? Кроме того, инструкции также длиной 32 бита? Как это влияет на размер кода операции в зависимости от размера операнда?

Шины данных передают 4 байта данных за раз в каждом такте?

Это полностью зависит от дизайна системы, но я хочу сказать, что да, они передают 4 байта данных за каждый такт (если они проинструктированы, конечно), предполагая, что вы - студент, изучающий компьютерную инженерию или естествознание, занимающийся компьютерной организацией. / Архитектурный класс. Тем не менее, это не всегда так, поскольку современные компьютерные архитектуры намного сложнее, чем то, что вы видите в курсе по организации / архитектуре компьютеров.

Я рекомендую вам прочитать все, что вам нужно знать о памяти DDR, DDR2 и DDR3, чтобы вы могли понять, как происходит передача данных с двойной скоростью.

Кроме того, инструкции также длиной 32 бита?

Не обязательно. Это зависит от системы проектирования. Я рекомендую вам прочитать об архитектурах RISC и CISC .

[ Источник ] Например, компьютер со сложным набором инструкций (CISC) с IA-32 (а именно, архитектура Intel i386) может иметь инструкции длиной от 1 байта до 12 байтов (от 8 бит до 96 бит), в то время как он имеет 32-битные регистры данных.

Как это влияет на размер кода операции в зависимости от размера операнда?

Опять же, полностью до дизайнерских решений.