Самый быстрый буфер GPIO, который может быть адресован на данный момент, составляет 5,4 МГц, но большинство библиотек адресации имеют максимальную частоту около 70 кГц: http://codeandlife.com/2012/07/03/benchmarking-raspberry-pi-gpio-speed/
Спецификация PCIe работает на частоте 100 МГц (частота регулируется до 200 МГц).
http://www.ni.com/white-paper/3767/en/
Может быть способ принудительно установить обратно совместимый режим на PCIe и уменьшить его до старой частоты PCI на 33 МГц, что может означать некоторое перекрытие в частотных диапазонах с обширной буферизацией. Тем не менее, PCIe имеет гораздо более широкую битовую ширину, чем GPIO, и для правильной адресации требуется огромный объем программной инфраструктуры, чего у шины GPIO на Pi просто нет. PCI и PCIe - это больше, чем просто интерфейсы, они включают в себя собственные (сложные) промежуточные протоколы связи, которые вам придется каким-то образом эмулировать.
Можно ли это сделать? Конечно, с надлежащим программным / аппаратным интерфейсом все может быть сделано. Библиотеки уровня ядра могут быть написаны так, чтобы переопределять что угодно и буферизовать что угодно.
Это должно быть сделано? Ну, по сути, вы пытаетесь соединить быструю шину беспроводной / PCIe с более медленным Pi. Это то, что USB-шина Pi уже делает, и делает это неплохо, плюс она делает это изначально и полностью поддерживается.
Попытка запустить PCI / PCIe на Pi будет по сути заново изобретать колесо, и это будет очень сложно. Это может быть интересным учебным упражнением, если у вас есть несколько свободных месяцев, учитывая, что, скорее всего, вы врежетесь в стену и не сможете двигаться вперед в любой момент. Звучит исключительно не выгодно для меня. ;-)