Вопросы с тегом «x86-64»

В книге я прочитал следующее: 32-битные процессоры имеют 2 ^ 32 возможных адреса, в то время как современные 64-битные процессоры имеют 48-битное адресное пространство. Я ожидал, что если это 64-битный процессор, адресное пространство также должно быть 2 ^ 64. Поэтому мне было интересно, в чем причина этого ограничения?

97 x86-64  cpu-architecture  virtual-memory  processor-architecture 

Как вы можете перечислить все функции в программе с GDB?

92 c  linux  gcc  gdb  x86-64 

Что rep; nopзначит? Это то же самое, что и pauseинструкция? Это то же самое, что rep nop(без точки с запятой)? Чем отличается простая nopинструкция? По-разному ли ведет себя на процессорах AMD и Intel? (бонус) Где официальная документация к этим инструкциям? Мотивация на этот вопрос После некоторого обсуждения в комментариях к …

86 assembly  x86  x86-64  cpu  machine-code 

Я изучал повторный вход в программирование. На этом сайте IBM (действительно хороший). Я основал код, скопированный ниже. Это первый код, который катится по сайту. Код пытается показать проблемы, связанные с общим доступом к переменной при нелинейной разработке текстовой программы (асинхронность), печатая два значения, которые постоянно меняются в «опасном контексте». #include …

11 c  gcc  signals  x86-64  data-race 

Рассмотрим этот код C: void foo(void); long bar(long x) { foo(); return x; } Когда я компилирую его в GCC 9.3 с помощью -O3или -Os, я получаю это: bar: push r12 mov r12, rdi call foo mov rax, r12 pop r12 ret Выходные данные из clang идентичны, за исключением того, …

10 c  gcc  assembly  clang  x86-64 

Я борюсь с разделом 5.1.2.4 стандарта C11, в частности с семантикой Release / Acquire. Я отмечаю, что https://preshing.com/20120913/acquire-and-release-semantics/ (среди прочих) заявляет, что: ... Семантика релиза предотвращает переупорядочение памяти релиз-релиза с любой предшествующей ему операцией чтения или записи в программном порядке. Итак, для следующего: typedef struct test_struct { _Atomic(bool) ready ; …

10 c  x86-64  memory-barriers  memory-model  stdatomic 

Я нахожусь на Whiskey Lake i7-8565U и анализирую счетчики перфектов и время для копирования 512 КБ данных (в два раза больше, чем размер кэша L2), и столкнулся с некоторым недоразумением относительно работы устройства предварительной выборки L2 HW. В Руководстве Intel Vol.4 MSR есть MSR, 0x1A4бит 0 которого предназначен для управления …

10 c  performance  assembly  x86-64  avx