Многострочные команды bash в make-файле

У меня есть очень удобный способ скомпилировать проект с помощью нескольких строк команд bash. Но теперь мне нужно скомпилировать его через make-файл. Учитывая, что каждая команда запускается в собственной оболочке, мой вопрос: как лучше всего запустить многострочную команду bash, зависящую друг от друга, в make-файле? Например, вот так:

for i in `find`
do
    all="$all $i"
done
gcc $all

Кроме того, может кто-нибудь объяснить, почему даже однострочная команда bash -c 'a=3; echo $a > file'работает правильно в терминале, но создает пустой файл в случае файла makefile?

Для продолжения строки можно использовать обратную косую черту. Однако обратите внимание, что оболочка получает всю команду, объединенную в одну строку, поэтому вам также необходимо завершить некоторые строки точкой с запятой:

foo:
    for i in `find`;     \
    do                   \
        all="$$all $$i"; \
    done;                \
    gcc $$all

Но если вы просто хотите взять весь список, возвращенный findвызовом, и передать его gcc, вам на самом деле не обязательно нужна многострочная команда:

foo:
    gcc `find`

Или, используя более традиционный $(command)подход к оболочке (обратите внимание на $экранирование):

foo:
    gcc $$(find)

Как указано в вопросе, каждая подкоманда запускается в собственной оболочке . Это делает написание нетривиальных сценариев оболочки немного беспорядочным - но это возможно! Решение состоит в том, чтобы объединить ваш скрипт в одну подкоманду (одну строку), которую make будет рассматривать.

Советы по написанию сценариев оболочки в make-файлах:

1. Чтобы избежать использования сценария, $заменив его на$$
2. Преобразуйте скрипт, чтобы он работал как одну строку, вставив ;между командами
3. Если вы хотите написать сценарий на нескольких строках, экранируйте конец строки с помощью \
4. Необязательно начать с, set -eчтобы соответствовать положению make для прерывания при сбое подкоманды
5. Это совершенно необязательно, но вы можете заключить скрипт в скобки ()или {}подчеркнуть связность многострочной последовательности - это не типичная последовательность команд make-файла.

Вот пример, вдохновленный OP:

mytarget:
    { \
    set -e ;\
    msg="header:" ;\
    for i in $$(seq 1 3) ; do msg="$$msg pre_$${i}_post" ; done ;\
    msg="$$msg :footer" ;\
    echo msg=$$msg ;\
    }

Что плохого в простом вызове команд?

foo:
       echo line1
       echo line2
       ....

И для вашего второго вопроса вам нужно избежать $ , используя $$вместо этого, то есть bash -c '... echo $$a ...'.

РЕДАКТИРОВАТЬ: ваш пример можно переписать в однострочный скрипт следующим образом:

gcc $(for i in `find`; do echo $i; done)

Конечно, правильный способ написать Makefile - это фактически задокументировать, какие цели зависят от источников. В тривиальном случае предлагаемое решение будет fooзависеть от самого себя, но, конечно, makeдостаточно умен, чтобы отказаться от циклической зависимости. Но если вы добавите временный файл в свой каталог, он «волшебным образом» станет частью цепочки зависимостей. Лучше раз и навсегда создать явный список зависимостей, возможно, с помощью скрипта.

GNU Make знает , как работать , gccчтобы получить исполняемый из набора из .cи .hфайлов, так что, может быть , все , что вам действительно нужно , чтобы количество

foo: $(wildcard *.h) $(wildcard *.c)

Директива ONESHELL позволяет писать несколько строковых рецептов, которые будут выполняться при одном вызове оболочки.

SOURCE_FILES = $(shell find . -name '*.c')

.ONESHELL:
foo: ${SOURCE_FILES}
    for F in $^; do
        gcc -c $$F
    done

Однако есть недостаток: специальные символы префикса ('@', '-' и '+') интерпретируются по-разному.

https://www.gnu.org/software/make/manual/html_node/One-Shell.html