Вот количественный способ определения границ приемлемого сопротивления затвора для мощных полевых МОП-транзисторов. Rg
Это будет ленивый ленивый ( ) подход. Так: L3
- Очень простая модель FET, только , C gs и R g включены. СГ.Д.Сгсрг
- Конденсаторы FET считаются только линейными.
- Ворота FET были опущены к источнику через .рг
- Используемое напряжение V ds не более сложное, чем линейное линейное изменение. ВД.С.
Цель подхода ( ) - получить максимальную проницательность / полезность при минимальных усилиях, используя модель, которая является максимально простой, но все же значимой. L3
Модель представляет собой простой емкостный делитель с резистивным понижением. было решено для в частотной области, а затем обратное преобразование Лапласа для временной области. Вгс
Три режима работы анализируются с помощью этой модели:
- Напряжение появляется на выходе из источника, пока = ∞ . Это условие, которое никогда не должно происходить в реальной цепи, но полезно подумать. рг∞
- Затвор заканчивается источником через с некоторым конечным значением, в то время как любое изменение V d является медленным и нечастым. Каждый используемый FET проводит некоторое время в этом состоянии. Например, во время запуска все FET проходят через период, когда они должны быть выключены, и любое изменение V ds происходит в течение миллисекунд. Во время этого типа операций FET по существу является пассивным устройством. ргВД.С.ВД.С.
- Частое короткое время нарастания и спада с имеющим некоторое конечное значение. Большинство FETs в конечном итоге проводят в таком состоянии длительное время. рг
1. Неограниченные ворота: = ∞Rg∞
После установки = ∞ : Rg∞
= C gd V dsVgsCgdVdsCgd+Cgs
Таким образом, в этом случае является просто масштабированной версией V ds , а масштабный коэффициент является емкостным делителем C gd и C gs . Для IRF510: VgsVdsCgdCgs
= 10 С Г.Д.Vds-max
Cgd = = 20 пФ C gs = C ciss - C gd = 135 пФ - 20 пФ = 115 пФ V г -мин = 2 В Crss
CgsCcissCgd
Vgth-min
Для напряжения сток-исток, превышающего 14 В, будет больше, чем пороговое значение 2 В, и деталь начнет работать. Неважно, как напряжение появляется на стоке, просто оно там. Совершенно очевидно, почему никто никогда не оставляет ворота FET без изменений. Vgs
2. FET выключен во время запуска системы: = некоторое конечное значениеRg
Разрешение быть конечным значением переменной: рг
= C gd V dsSlp R g ( 1 - e - tВгсСГ.Д.ВdsSlpрг( 1 - е- трг( CГ.Д.+Cgs))
- наклонное или линейное линейное линейное усилие (в вольтах в секунду) через сток к источнику. Если V ds поднимается от 0 до 25 В за 2 миллисекунды, R g должно быть меньше 11 МОм, чтобы V gs оставалось ниже порога 2 В и оставалось выключенным. VdsSlpVdsRgVgs
Такие низкие скорости изменения (в диапазоне от 1 до 10 миллисекунд) для являются причиной того, что Олин Латроп может правильно сказать, что значения R g 1 кОм, 10 кОм или 100 кОм должны работать. Так что да, для пассивного понижения напряжения, чтобы отключить полевой транзистор во время запуска системы или другого редко включаемого приложения с низким напряжением dV / dt, подойдет почти любой килооморный резистор.VdsRg
Зачем даже тратить время на это? Если это все, что у нас есть, мы можем просто перевернуться, снова заснуть и быть счастливыми. Но есть еще много чего, так что давайте посмотрим на это немного позже.
3. Требования с высоким dV / dt при сливе в источник - выпуск dV / dtRg
Почти все полевые транзисторы часто переключаются между 10 кГц и 500 кГц с короткими переходами время нарастания и спада . Большинство полевых транзисторов будут отключены через 20-100 наносекунд, и именно здесь важна остановка гейта. Давайте посмотрим на IRF510 с линейным ростом V ds от 0 до 25 В за 50 нс. Используя уравнение в условии 2 выше: VdsVds
= (20pF) (25V / 50nsec) Rg ( 1 - е - 50 нсекVgs(20pF) (25V/50nsec) Rg(1−e−50 nsec(20pF + 115pF) Rg)
Таким образом, подключение значения 270 Ом для дает V gs ~ 2V. Это будет самое высокое значение R g, которое можно использовать без повторного включения FET. RgVgsRg
Rg превышающее это максимальное значение, позволяет включать или выключать полевой транзистор в зависимости от энергии, вынуждающей . Полевой транзистор может включиться ровно настолько, чтобы пропустить ток и рассеять мощность, но не оказывает реального влияния на V ds , или может включиться достаточно, чтобы вызвать падение V ds , что в правильных условиях может вызвать колебания. VdsVdsVds
Очевидно, что чем выше пиковое значение или скорость перехода тем ниже должно быть сопротивление схемы затвора. Vds
Нахождение минимального значения для Rg
Почему бы просто не сделать нулевым или как можно меньшим? Rg
Пока в этом анализе в цепи затвора преобладает сопротивление, но в цепи затвора также есть индуктивность. Если сопротивление затвора минимизировано, индуктивность затвора становится доминирующей в динамике цепи, и с образует резонансный контур LC. Схемы LCR с Q> 1 становятся все более кольцевыми, что является проблемой для управления затвором FET, если заряд вводится через C gd от V ds или также от переключения формы сигнала от привода затвора. Например, схема LCR с Q, равным 2, будет звонить примерно в 1,5 раза больше своего управляющего напряжения. Для привода затвора с источником 14 В достаточно Q, чтобы повредить затвор большинства полевых транзисторов.CgsCgdVds
Для последовательного LC резонансного контура:
Q = иZo=√ZoRZoLC−−√
Давайте рассмотрим конкретный случай с IRF510. С учетом маршрутизации и индуктивности пакета схема затвора может легко иметь индуктивность 11 или 12 нГн. Напомним, что IRF510 имеет 115 пФ, поэтому Z o будет около 10 Ом. Соответствие R g к Z oCgsZoRgZo даст Q = 1, что будет максимальным значением Q для непереключения формы сигнала возбуждения. Минимальное значение должно быть больше, чем Z o .RgZo
Некоторые вещи, которые нужно помнить
- - общее последовательное сопротивление между затвором и источником полевого транзистора. Это включает в себя выходное сопротивление драйвера, сопротивление при подключении от привода к затвору FET, сопротивление в структуре FET (физический затвор и пакет). Rg
- Пригодные значения для попадают в диапазон, не слишком высокий и не слишком низкий. R g > R g - max или R g < R g - min могут вызывать колебания FET.RgRgRg−maxRgRg−min
- Все полевые транзисторы показывают эффекты dV / dt, особенно старые детали технологии.
Считайте, что это минимальные знания, необходимые для сопротивления схемы затвора в полевых МОП-транзисторах.