Откуда исходит входной предел VDD + 0,3 В на микросхемах?

Существуют различные интегральные схемы, которые указывают, что их входное напряжение может охватывать довольно широкий (абсолютный максимум) диапазон, например, от -0,3 В до 6,0 В ( см. Pdf на стр. 4), а затем иметь «входное напряжение на любом выводе». ограничение, которое зависит от входного напряжения, например, от -0,3 В до VDD + 0,3 В.

Это, по сути, делает микросхему нечувствительной к вводу / выводу к напряжениям, которые превышают входное напряжение более чем на 0,3 В, но находятся в пределах абсолютных максимальных характеристик, которые допускают входное напряжение, и вынуждают меня применять какой-то внешний уровень переключение цепи на эти входы.

Так какова практическая причина такого рода ограничений в спецификациях для выводов ввода / вывода интегральных схем?

Скорее всего, имеется защитный диод от электростатического разряда, подключенный между входным контактом и сетью VDD на чипе таким образом, что он обычно имеет обратное смещение (схема, показывающая конфигурацию, приведена в ответе Питера Смита). Идея состоит в том, что при наличии положительного события ESD ток будет течь в сеть VDD с более низким импедансом, где он будет наносить меньший ущерб, чем если бы все это было сброшено на один плохой затвор CMOS, который подключен к входному выводу.

Поскольку предел составляет VDD + 0,3 В, вероятно, в вашем устройстве диод представляет собой тип Шоттки, а не PN-переход. С PN-переходом вы обычно увидите ограничение VDD + 0,6 В или около того.

Если бы вы приложили к этому устройству входное напряжение выше VDD (более чем на 0,3 или 0,4 В), вы бы направили смещение на этот диод и потребляли большой ток от вашего источника. Это может повредить ваш источник или, если источник может подавать достаточный ток, нагреть чип до точки повреждения.

Если вы используете резистор для ограничения тока на входном выводе в этих условиях, вы можете обнаружить, что схема работает нормально. Или, особенно если микросхема имеет очень низкое энергопотребление, вы можете обнаружить, что весь чип (и, возможно, другие устройства, подключенные к тому же VDD) запитаны через входной вывод, что часто приводит к непреднамеренному поведению.

Это связано с защитой входных диодов.

Типичный вход выглядит так (показан инвертор CMOS):

^{смоделировать эту схему - схема, созданная с использованием CircuitLab}

Диоды в новых частях - это устройства Шоттки. Эти диоды предназначены для коротких переходных процессов с низким энергопотреблением и не могут выдерживать большой ток (обычно несколько мА).

Падение 0,3 В происходит от зажимных диодов Шоттки, используемых для защиты контактов чипа. Эти диоды обычно подключаются между каждым контактом и двумя силовыми шинами. Если они смещены более чем на 0,3 В, то могут протекать произвольно большие токи.

Диоды предназначены для поглощения переходных токов, генерируемых ESD, которые представляют собой ограниченное количество энергии, с которой они могут справиться, защищая чувствительные затворы MOSFET от перенапряжения. Но если вы управляете ими с помощью источника с низким импедансом, вы быстро сбросите в них больше энергии, чем они могут выдержать.

На самом деле, зажимные диоды Шоттки и VDD + 0,3 В присутствуют по одной и той же первопричине, а именно - SCR Latch-up . Конструкция всех КМОП-ИС фактически создает пару транзисторов BJT. Это просто результат того, что кремниевые подложки p-типа и n-типа расположены. Эта картина из VLSI Universe хорошо показывает это:

https://1.bp.blogspot.com/-yUiobLvxMrg/UTvnjjzaXZI/AAAAAAAAABc/lRFG5-yqD3E/s1600/latchup.JPG

Вы получаете два внутренних транзистора BJT, Q2 и NPN, и Q1, PNP. Обратите внимание, что они имеют одну N-яму и одну P-яму, но это конкретное расположение образует нечто, называемое Кремниевым выпрямителем ( SCR ). Во всяком случае, это нежелательно, но является нежелательным побочным эффектом этого обвинения. Это не проблема, если следовать определенным правилам.

Типичный SCR имеет три терминала: анод, катод и затвор. Как правило, он имеет прямое смещение для некоторого устройства, которое должно управляться положительным напряжением на аноде по отношению к катоду, однако SCR будет блокировать любой ток, если не активирован затвор. Чтобы активировать затвор, он должен подняться через порог, который в этой конструкции будет анодным напряжением. Если защелка активирована, она останется включенной, даже если ворота упадут. Он будет оставаться включенным до тех пор, пока напряжение на аноде не упадет почти до нулевого тока. Для CMOS IC катод сродни чипам GND, анод - это шина VDD, а Gates - это выводы ввода / вывода. В этом вся суть, если какой-либо вывод ввода / вывода поднимется намного выше VDD, он активирует защелку и создаст короткое замыкание между VDD и GND, вызывая очень большое количество тока, и этот ток будет поддерживать сгорание защелки IC.

Для защиты от этого при малых переходных скачках диоды Шоттки добавляются к линиям ввода / вывода, чтобы ограничить вход для GND - 0,3 В и VDD + 0,3 В внутри безопасной зоны. Эти диоды могут потреблять только небольшое количество тока, и для более прочной конструкции все же могут потребоваться внешние зажимы.

Для получения дополнительной информации, EEVblog сделал хорошее руководство по этому вопросу : EEVblog # 16 - CMOS SCR Latchup Tutorial