Разъединяющий колпачок: ближе к чипу, но с помощью via или дальше без via?

Это может быть «еще один» вопрос о разделении, но вопрос довольно точный, и я не могу найти ответ.

У меня есть 40-контактный QFN, где мне нужно разветвить сигналы, а затем поместить десятки развязывающих колпачков. Что еще хуже, микросхема находится на разъеме, который в 8 раз превышает площадь QFN (5 мм x 5 мм). (Розетка занимает большую площадь, но не добавляет значительных паразитных помех; она рассчитана на частоту до 75 ГГц). На одном и том же слое я не могу разместить компоненты в радиусе ~ 7 мм. Задняя сторона также ограничена из-за монтажных отверстий розетки, но по крайней мере я могу использовать частичную недвижимость на задней стороне. Но для этого мне нужно спуститься вниз. Тем не менее, я мог бы поместить 50% конденсаторов на термопасту, которую я также создал под чипом на задней стороне.

Теперь я прочитал несколько раз, не должно быть прохода между колпачком муфты и штифтом. Но что хуже? Через или более длинный провод?

С точки зрения индуктивности, 7-миллиметровая трасса будет около 5-7 нГн ( http://chemandy.com/calculators/flat-wire-inductor-calculator.htm ). Отверстие диаметром 22 мил / 10 мил намного ниже 1 нГ ( http://referencedesigner.com/rfcal/cal_13.php ).

Не слишком подчеркивайте, что все сводится к минимизации этой индуктивности. Это не всегда приводит к расстоянию. Если бы я был вами, я бы предпринял шаги, чтобы минимизировать все вклады в общую индуктивность пути между контактом и колпачком. Вы не упоминаете, на какой скорости работает ваш чип, но вы говорите, что он в QFN. Я говорю это только потому, что иногда мы зацикливаемся на добавлении развязки, когда сам пакет является ограничением.

Так как сумасшедший ты хочешь получить? Давайте минимизировать каждый раздел. Начиная с колпачков, вы можете выбрать пакет с более низкой индуктивностью, например, 306 (603 повернут вбок), 201, если вы можете получить свои значения, колпачки MLCC или есть вариант X2Y для развязки и RF-земли.

Следующая стратегия монтажа, если один проход хорош, а не два. Более параллельные переходные отверстия должны иметь более низкий импеданс. Если вы выполняете заглавные буквы в стиле 0306 или 201, убедитесь, что вы проделали обходной трюк, снова пытаясь минимизировать площадь петли.

Хорошо, теперь я говорю, поместите их сверху. Сделайте часть вашего верхнего слоя медным потоком для стороны власти. Затем на следующем слое на 5 мил или меньше под верхом сделайте этот GND. Используйте несколько переходов gnd на контактах гнезда. Это даст вам хороший путь с низким импедансом из указанных заглушек в эти контакты. Я сделал анализ один раз на секции HS FPGA. Хорошая плотная плоская структура и крышки, как я описал, превосходили конденсаторы непосредственно под деталями, используя несколько переходных отверстий.

Наконец, если вы хотите почувствовать себя лучше, вы можете провести симуляцию или анализ. Там много тем написано о дизайне PDN там. Если у вас нет симулятора, воспользуйтесь бесплатным инструментом Altera для PDN Excel . В руководстве по дизайну есть действительно хорошая информация.

Я использовал эти гнезда до того, как они стали довольно хорошими, и также подчеркнул, где можно надевать кепки.

Я бы сказал, что через решение лучше. Однако, поскольку вы используете сокет, я ожидаю, что сокет диктует (ухудшает) общую производительность (индуктивность к развязывающему конденсатору), что в конечном итоге, вероятно, не имеет значения, что вы делаете. Виа или длинный след.

Но если приемлемо сквозное решение (в том числе в отношении тепловых проблем), я бы выбрал это.

Если есть свободное место, вы также можете просто разместить прокладки в обоих местах, а затем решить или измерить, какое решение лучше.