В Altium Designer 14.3 я пытаюсь объединить две 16-битные шины в 32-битную шину, причем одна из входных шин становится младшими 16 битами, а другая - верхними 16 битами выходной шины. Ниже приведено изображение, если мой попытался метод.
Когда я пытаюсь скомпилировать документ я получаю следующее сообщение об ошибке: Duplicate Net Names Bus Slice \Y[31..0]
. Я понимаю, что Altium считает, что я пытаюсь переопределить \Y
сеть, однако я не вижу лучшего способа объединить две шины, кроме как разорвать все контакты двух отдельных шин и объединить их вместе. Вот как бы я сделал дизайн, если бы это была схема FPGA HDL.
Как мне это сделать?